33318 - Digitaler Schaltungsentwurf mit VHDL Modulübersicht

Modulnummer: 33318 - Modul nicht mehr im Angebot ab SS 2009
Modultitel:Digitaler Schaltungsentwurf mit VHDL
  Digital Circuit Design with VHDL
Einrichtung: Fakultät 3 - Maschinenbau, Elektrotechnik und Wirtschaftsingenieurwesen
Verantwortlich:
  • Prof. Dr.-Ing. Falter, Bernd
Lehr- und Prüfungssprache:Deutsch
Dauer:1 Semester
Angebotsturnus: jedes Semester
Leistungspunkte: 4
Lernziele:Die Studenten erwerben grundlegende Kenntnisse über die Syntax und die Sprachkonstrukte der Hardwarebeschreibungssprache VHDL. Sie lernen und üben die Beschreibung und die Simulation einfacher digitaler Schaltungen in VHDL. Sie können die Schaltungen in programmierbaren Logikschaltkreisen (PLD) synthetisieren, debuggen und testen.
Inhalte:1. Beschreibungsebenen in VHDL
2. Aufbau von VHDL-Modellen
3. Verhaltens-, Datenfluß- und Strukturmodellierung
4. Systematik der Sprachelemente von VHDL
5. Designmethodik mit VHDL
6. Simulation und Synthese von VHDL-Designs
7. Implementierung von VHDL-Entwürfen in PLD (CPLD/FPGA)
Empfohlene Voraussetzungen:Grundlagen der Digitaltechnik, ES II empfohlen
Zwingende Voraussetzungen:keine
Lehrformen und Arbeitsumfang:
  • Übung / 1 SWS
  • Praktikum / 2 SWS
  • Selbststudium / 75 Stunden
Unterrichtsmaterialien und Literaturhinweise:Vorlesungsskript BTU, Lst. Mikroelektronik
Laboranleitungen BTU, Lst. Mikroelektronik
Modulprüfung:Keine Angabe - Angabe ab Wintersemester 2016/17 erforderlich!
Prüfungsleistung/en für Modulprüfung:Leistungsnachweis in Form einer Komplexaufgabe
Bewertung der Modulprüfung:Prüfungsleistung - benotet
Teilnehmerbeschränkung:keine
Zuordnung zu Studiengängen:
  • keine Zuordnung vorhanden
Bemerkungen:wählbar als Ergänzungsmodul oder Zusatzmodul
Veranstaltungen zum Modul:keine
Veranstaltungen im aktuellen Semester:
  • keine Zuordnung vorhanden
Nachfolgemodul/e: Auslaufmodul ab: 04.10.2010