Veranstalter: Uwe Berger

Donnerstag, 11:30-15:15 Uhr

Ort: VG1C/1.01

Einführungsveranstaltung:

Gr. A: Die 10.10.2017, 11:30 Uhr

Gr. B: Do 12.10.2017, 11:30 Uhr

Die Einschreibung für das Praktikum erfolgt über Moodle!

Zielgruppe: Studiengänge Informatik/Diplom und Informatik/Bachelor, 3. Semester, HL-Physik (5. Semester und Masterstudium), Wirtschaftsingenieurwesen (Vertiefung Informatik), Informations- und Medientechnik

Inhaltsübersicht:

Das Praktikum führt in die Technik des rechnergestützten Entwurfs digitaler Schaltungen ein. Als wesentliche Werkzeuge werden VHDL-Beschreibung, Logik- und Timing-Simulation und Logik-Synthese verwendet. Die digitalen Schaltungen werden auf der Entwicklungsplatine Altera DE2-70 (FPGA) prototypisch implementiert und erprobt.

Modalitäten: 

Das Praktikum kann als Gruppenarbeit abgeleistet werden. Maximal zwei Personen können eine Gruppe bilden. Die Gruppen können im Verlauf des Praktikums nicht geändert werden. Das Praktikum ist in sechs Aufgaben unterteilt. Es gelten folgende Regeln:

• Jede Aufgabe besteht aus einer Vorbesprechung und einer Endabnahme.

• Die Veranstaltung gilt als bestanden, wenn alle 6 Aufgaben gelöst sind. Andernfalls muss das gesamte Praktikum in einem anderen Semester wiederholt werden.

• Eine Aufgabe gilt als bestanden, wenn diese vollständig bis zum jeweiligen Abgabetermin gelöst ist. Dazu zählen eine erfolgreiche Vorbesprechung und eine erfolgreiche Endabnahme.

• Bei erfolgreicher Vorbesprechung und erfolgloser Endabnahme wird eine Nacharbeitungszeit von 1 Woche gewährt.

• Eine Aufgabe gilt als nicht bestanden bei erfolgloser Endabnahme nach einer Nachbearbeitung.

• Erst nach erfolgreicher Vorbesprechung wird das FPGA-Board ausgehändigt.