Termine

• Mi 07:30 - 09:00, B Woche, 15.04.2026 bis 22.07.2026, Lehrgebäude 1A / 125
• Mi 09:15 - 10:45, A/B Woche, 15.04.2026 bis 22.07.2026, Lehrgebäude 1A / 125

Studiengänge

• Informatik Bachelor (2. Semester)
• Kultur und Technik Bachelor (4. - 6. Semester) / Prüfungsordnung 2017
• fachübergreifend (1. - 10. Semester)
• Wirtschaftsmathematik Bachelor (4. Semester)
• Orientierungsstudium 1Sem (1. Semester) / Prüfungsordnung 2022
• Orientierungsstudium 2Sem (2. Semester) / Prüfungsordnung 2022
• Wirtschaftsmathematik (4. Semester) / Prüfungsordnung 2023
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Zahlensysteme und Codes; kombinatorische Logik; sequentielle Logik; Speicher; Grundstrukturen eines Rechners: Kontrollpfad, Datenpfad; Ablaufsteuerung: Mikro-Befehle und Makro-Befehle; Befehlssatz-Architektur; Basis-Baugruppen eines Rechners

Termin

Mi 07:30 - 09:00, A Woche, 22.04.2026 bis 15.07.2026, Lehrgebäude 1A / 125

Studiengänge

• Informatik Bachelor (2. Semester)
• Kultur und Technik Bachelor (4. - 6. Semester) / Prüfungsordnung 2017
• fachübergreifend (1. - 10. Semester)
• Wirtschaftsmathematik Bachelor (4. Semester)
• Orientierungsstudium 1Sem (1. Semester) / Prüfungsordnung 2022
• Orientierungsstudium 2Sem (2. Semester) / Prüfungsordnung 2022
• Wirtschaftsmathematik (4. Semester) / Prüfungsordnung 2023
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Zahlensysteme und Codes; kombinatorische Logik; sequentielle Logik; Speicher; Grundstrukturen eines Rechners: Kontrollpfad, Datenpfad; Ablaufsteuerung: Mikro-Befehle und Makro-Befehle; Befehlssatz-Architektur; Basis-Baugruppen eines Rechners

Termine

• Do 11:30 - 15:15, A/B Woche, 16.04.2026 bis 23.07.2026, Raum VG1C/1.01
• Fr 11:30 - 15:15, A/B Woche, 17.04.2026 bis 24.07.2026, Raum VG1C/1.01

Studiengänge

• Informatik Bachelor (4. Semester)
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Das Praktikum wird für Studierende der Studiengänge Informatik/Bachelor sowie Informations- und Medientechnik/Bachelor begleitend zur Vorlesung 120410 angeboten.

Termin

Mo 11:00 - 13:00, Einzel, am 14.09.2026, Zentrales Hörsaalgebäude / Audimax 1

Studiengänge

• Wirtschaftsingenieurwesen Bachelor (4. Semester)
• Informations- und Medientechnik Bachelor (4. Semester)
• Informatik Bachelor (2. Semester)
• Kultur und Technik Bachelor (4. - 6. Semester) / Prüfungsordnung 2017
• fachübergreifend (1. - 10. Semester)
• Orientierungsstudium 1Sem (1. Semester) / Prüfungsordnung 2022
• Orientierungsstudium 2Sem (2. Semester) / Prüfungsordnung 2022
• Wirtschaftsmathematik (4. Semester) / Prüfungsordnung 2023
• Wirtschaftsmathematik Bachelor (4. Semester)
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Zahlensysteme und Codes; kombinatorische Logik; sequentielle Logik; Speicher; Grundstrukturen eines Rechners: Kontrollpfad, Datenpfad; Ablaufsteuerung: Mikro-Befehle und Makro-Befehle; Befehlssatz-Architektur; Basis-Baugruppen eines Rechners

Modul 12-2-12

Termin

Di 11:30 - 13:00, A/B Woche, 14.04.2026 bis 21.07.2026, VG1C/1.24

Studiengänge

• Künstliche Intelligenz Technologie Master (1. - 4. Semester) / Prüfungsordnung 2022
• Informatik Master (1. - 4. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)
• Physics Master (1. - 4. Semester) / Prüfungsordnung 2021

Lehrinhalt

Stufen und Phasen des Systementwurfs; Abstraktionen und Modelle, Entwurfswerkzeuge; Simulierbare und ausführbare Spezifikationen; Analyse der Anforderungen, Simulations- und Schätzverfahren; Scheduling-Verfahren für die Synthese; HW / SW-Partitionierung; Anwendungsbeispiele;

Termin

Mi 09:15 - 10:45, A/B Woche, 22.04.2026 bis 22.07.2026, VG1C/1.01 (Lehrstuhllabor)

Studiengänge

• Künstliche Intelligenz Technologie Master (1. - 4. Semester) / Prüfungsordnung 2022
• Informatik Master (1. - 4. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)

Lehrinhalt

Praktikum zur Vorlesung 120420 / nach Vereinbarung

Termin

So 01:00 - 02:30, A/B Woche, ab 27.12.2015, mündliche Prüfung,
T. nach Vereinbarung

Studiengänge

• Künstliche Intelligenz Technologie Master (1. - 4. Semester) / Prüfungsordnung 2022
• Informatik Master (1. - 4. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)
• Physics Master (1. - 4. Semester) / Prüfungsordnung 2021

Lehrinhalt

Stufen und Phasen des Systementwurfs; Abstraktionen und Modelle, Entwurfswerkzeuge; Simulierbare und ausführbare Spezifikationen; Analyse der Anforderungen, Simulations- und Schätzverfahren; Scheduling-Verfahren für die Synthese; HW / SW-Partitionierung; Anwendungsbeispiele;

Termin

Mo 11:30 - 13:00, A/B Woche, 13.04.2026 bis 20.07.2026,

Gern einen Seminarraum im Huptgebüude oder ZHG

Studiengänge

• Informations- und Medientechnik Bachelor (6. Semester) / Schwerpunkt 3: Elektrotechnik und Nachrichtentechnik
• Informatik Bachelor (6. Semester) / Komplex Angewandte und technische Informatik, Niveaustufe 300
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Einführung: Problem des Entwurfs von ICs. Kapitel 1: Strukturierter Entwurf: Abstraktionsebenen und Domais. Kapitel 2: Einführung in VHDL als Entwurfs- und Simulationssprache. Kapitel 3: Entwurf auf der physikalischen Ebene: Layout, Regeln, Checker, Extraktoren. Kapitel 4: Entwurf auf der elektrischen Ebene: Abstraktionen, Modelle, elektrische Simulation. Kapitel 5: Modelle und Abstraktionen der Logik- Ebene, Logik-Simulation, Logik-Synthese, Timing-Verifikation, Technology Mapping. Kapitel 6: Verfahren der automatischen Chip-Konstruktion: Partitionierung, Platzierung, globale Verdrahtung, lokale Verdrahtung. Kapitel 7: Aktuelle Probleme der Mikroelektronik: Parasitics, Kopplungseffekte, Timing-basierter Entwurf, Low- Power-Design

Introduction: Problems of IC design. Chapter 1: Structured design, levels of abstraction, domains.Chapter 2: Introduction to VHDL for design and simulation. Chapter 3: Physical design, layout, rules, checkers, extractors. Chapter 4: Circuit design, parameters, SPICE models, simulation. Chapter 5: Logic design, simulation , logic synthesis and optimisation, timing validation, technology mapping.Chapter 6: Automatic chip design: partitioning, placement, global and local routing. Chapter 7: Microelectronic design problems: parasitics, timing-problems, timing-driven design, low-power design.

Literatur

Skript der Vorlesung und Präsentationen sind elektronisch verfügbar. Literaturliste wird zu Beginn der Veranstaltung bekannt gegeben. Aufgaben und Versuchsanleitungen sind elektronisch verfügbar.

Script and presentations available for downloading. List of references is presented at the beginning of the course. Problems for exercises and instructions for lab experiments can be downloaded.

Termin

Mo 13:45 - 15:15, A/B Woche, 13.04.2026 bis 20.07.2026, VG1C/1.01 (Lehrstuhllabor)

Studiengänge

• Informations- und Medientechnik Bachelor (6. Semester) / Schwerpunkt 3: Elektrotechnik und Nachrichtentechnik
• Informatik Bachelor (6. Semester) / Komplex Angewandte und technische Informatik, Niveaustufe 300
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Einführung: Problem des Entwurfs von ICs. Kapitel 1: Strukturierter Entwurf: Abstraktionsebenen und Domais. Kapitel 2: Einführung in VHDL als Entwurfs- und Simulationssprache. Kapitel 3: Entwurf auf der physikalischen Ebene: Layout, Regeln, Checker, Extraktoren. Kapitel 4: Entwurf auf der elektrischen Ebene: Abstraktionen, Modelle, elektrische Simulation. Kapitel 5: Modelle und Abstraktionen der Logik- Ebene, Logik-Simulation, Logik-Synthese, Timing-Verifikation, Technology Mapping. Kapitel 6: Verfahren der automatischen Chip-Konstruktion: Partitionierung, Platzierung, globale Verdrahtung, lokale Verdrahtung. Kapitel 7: Aktuelle Probleme der Mikroelektronik: Parasitics, Kopplungseffekte, Timing-basierter Entwurf, Low- Power-Design

Introduction:  Problems of IC design. Chapter 1: Structured design, levels of abstraction, domains. Chapter 2: Introduction to VHDL for design and simulation. Chapter 3: Physical design, layout, rules, checkers, extractors. Chapter 4: Circuit design, parameters, SPICE models, simulation. Chapter 5: Logic design, simulation , logic synthesis and optimisation, timing validation, technology mapping. Chapter 6: Automatic chip design: partitioning, placement, global and local routing. Chapter 7: Microelectronic design problems: parasitics, timing-problems, timing-driven design, low-power design.

Literatur

Aufgaben und Versuchsanleitungen sind elektronisch verfügbar.

Problems for exercises and instructions for lab experiments can be downloaded.

Termin

So 01:00 - 02:30, Einzel, am 27.12.2015,

mündliche Prüfung,
T. nach Vereinbarung

Studiengänge

• Informations- und Medientechnik Bachelor (6. Semester) / Schwerpunkt 3: Elektrotechnik und Nachrichtentechnik
• Informatik Bachelor (6. Semester) / Komplex Angewandte und technische Informatik, Niveaustufe 300
• Künstliche Intelligenz Technologie Bachelor (4. - 6. Semester) / Prüfungsordnung 2022

Lehrinhalt

Einführung: Problem des Entwurfs von ICs. Kapitel 1: Strukturierter Entwurf: Abstraktionsebenen und Domais. Kapitel 2: Einführung in VHDL als Entwurfs- und Simulationssprache. Kapitel 3: Entwurf auf der physikalischen Ebene: Layout, Regeln, Checker, Extraktoren. Kapitel 4: Entwurf auf der elektrischen Ebene: Abstraktionen, Modelle, elektrische Simulation. Kapitel 5: Modelle und Abstraktionen der Logik- Ebene, Logik-Simulation, Logik-Synthese, Timing-Verifikation, Technology Mapping. Kapitel 6: Verfahren der automatischen Chip-Konstruktion: Partitionierung, Platzierung, globale Verdrahtung, lokale Verdrahtung. Kapitel 7: Aktuelle Probleme der Mikroelektronik: Parasitics, Kopplungseffekte, Timing-basierter Entwurf, Low- Power-Design

Introduction: Problems of IC design. Chapter 1: Structured design, levels of abstraction, domains.Chapter 2: Introduction to VHDL for design and simulation. Chapter 3: Physical design, layout, rules, checkers, extractors. Chapter 4: Circuit design, parameters, SPICE models, simulation. Chapter 5: Logic design, simulation , logic synthesis and optimisation, timing validation, technology mapping.Chapter 6: Automatic chip design: partitioning, placement, global and local routing. Chapter 7: Microelectronic design problems: parasitics, timing-problems, timing-driven design, low-power design.

Literatur

Skript der Vorlesung und Präsentationen sind elektronisch verfügbar. Literaturliste wird zu Beginn der Veranstaltung bekannt gegeben. Aufgaben und Versuchsanleitungen sind elektronisch verfügbar.

Script and presentations available for downloading. List of references is presented at the beginning of the course. Problems for exercises and instructions for lab experiments can be downloaded.

Termin

Mi 11:30 - 13:00, A/B Woche, 15.04.2026 bis 22.07.2026, VG1C/1.24

Studiengänge

• Informatik Master (1. - 4. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)
• Elektrotechnik Master (1. - 4. Semester)

Lehrinhalt

Studierende lernen, digitale Schaltungen und Systeme systematisch bezüglich der Verlustleistung zu analysieren und systematisch für geringe Verlustleistungen zu optimieren.
Kapitel 1: Einführung "Verlustleistung als Problem"
Kapitel 2: Technologie-nahe Power-Optimierung
Kapitel 3: Basis-Schaltungen für geringe Verlustleistung
Kapitel 4: Power-Minimierung auf Logik- und RT-Ebene

Students learn to regard and to analyze digital circuits and systems with respect to their inherent power demand. They also learnt to use power-optimized methods of circuit and system design.

Chapter 1: Introduction "The problems of power dissipation"
Chapter 2: Technology-related power optimization
Chapter 3: Special circuit design for power reduction
Chapter 4: Logic and RT-level power optimization

Literatur

Skipt der Vorlesung und Präsentationen sind elektronisch verfügbar. Die Literaturliste wir zu Beginn der Veranstaltung bekannt gegeben. Aufgaben und Versuchsanleitungen sind elektronisch verfügbar.

Script and presentations available for downloading. List of references is presented at beginn of the course. Problems for exercises and instructions for lab erperiments can be downloaded.

Termin

Di 09:15 - 10:45, A/B Woche, 21.04.2026 bis 21.07.2026, VG1C/1.01 (Lehrstuhllabor)

Studiengänge

• Informatik Master (1. - 2. Semester)
• Informations- und Medientechnik Master (1. - 2. Semester)
• Elektrotechnik Master (1. - 2. Semester)

Lehrinhalt

Das Praktikum wird für Studierende der Studiengänge Informatik Master, IMT Master und Elektrotechnik Master begleitend zur Vorlesung Low-Power Design angeboten.

Termin

So 01:00 - 02:30, Block+SaSo Woche, ab 27.12.2015, mündliche Prüfung,
T. nach Vereinbarung

Studiengänge

• Informatik Master (1. - 4. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)
• Elektrotechnik Master (1. - 4. Semester)

Lehrinhalt

Studierende lernen, digitale Schaltungen und Systeme systematisch bezüglich der Verlustleistung zu analysieren und systematisch für geringe Verlustleistungen zu optimieren.

Kapitel 1: Einführung "Verlustleistung als Problem"
Kapitel 2: Technologie-nahe Power-Optimierung
Kapitel 3: Basis-Schaltungen für geringe Verlustleistung
Kapitel 4: Power-Minimierung auf Logik- und RT-Ebene

Students learn to regard and to analyze digital circuits and systems with respect to their inherent power demand. They also learnt to use power-optimized methods of circuit and system design.

Chapter 1: Introduction "The problems of power dissipation"
Chapter 2: Technology-related power optimization
Chapter 3: Special circuit design for power reduction
Chapter 4: Logic and RT-level power optimization

Literatur

Skipt der Vorlesung und Präsentationen sind elektronisch verfügbar. Die Literaturliste wir zu Beginn der Veranstaltung bekannt gegeben. Aufgaben und Versuchsanleitungen sind elektronisch verfügbar.

Script and presentations available for downloading. List of references is presented at beginn of the course. Problems for exercises and instructions for lab erperiments can be downloaded.

Termin

A/B Woche

Studiengang

Informatik Master (1. - 4. Semester)

Lehrinhalt

Die Lehrinhalte entnehmen Sie bitte der Modulbeschreibung.

Termin

Mi 13:45 - 15:15, A/B Woche, 15.04.2026 bis 22.07.2026, VG1C/1.24

Studiengang

Informatik Master (1. - 4. Semester)

Lehrinhalt

Die Lehrinhalte entnehmen Sie bitte der Modulbeschreibung.

Termin

Mo 11:00 - 13:00, Einzel, am 03.08.2026, Zentrales Hörsaalgebäude / HS C, zentral festgelegter Termin.Uhrzeit und Raum werden noch festgekegt.

Studiengänge

• Medizininformatik Bachelor (3. Semester)
• Informatik Bachelor (1. Semester)
• fachübergreifend (1. - 10. Semester)
• Wirtschaftsingenieurwesen Bachelor (3. Semester)

Lehrinhalt

Die Veranstaltung behandelt die Grundlagen der Elektrotechnik und der Elektronik mit besonderer Berücksichtigung der digitalen integrierten Schaltungstechnik: Gleichstromkreis, Wechselstromkreis, Halbleiter-Grundlagen, Halbleiter-Bauelemente, integrierte Schaltungstechniken, digitale Grundschaltungen, Großintegration, Aufbau- und Verbindungstechnik.

Literatur

Wird zu Beginn der LV ausgegeben! Script ist verfügbar!

Termin

So 01:00 - 02:30, A/B Woche, ab 27.12.2015, mündliche Prüfung
T. nach Vereinbarung

Studiengänge

• Artificial Intelligence Master (1. - 4. Semester) / Prüfungsordnung 2022
• Cyber Security Master (1. - 4. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)
• Informatik Master (1. - 4. Semester)
• Künstliche Intelligenz Technologie Master (1. - 4. Semester) / Prüfungsordnung 2022

Lehrinhalt

Einführung: Probleme der Zuverlässigkeit.
Kapitel 1: Fehlerverhalten und Fehlertypen bei digitalen Schaltungen und Systemen.
Kapitel 2: Testverfahren für den Fertigungstest von Elektronik-Baugruppen.
Kapitel 3: Verfahren für den eingebauten Selbsttest digitaler Systeme.
Kapitel 4: Verfahren für die On-Line-Fehlererkennung im laufenden Betrieb.
Kapitel 5: Basis-Architekturen für rekonfigurierbare und selbst-reparierende Baugruppen und Sub-Systeme.

(Säule Angewandte und Technische Informatik)

Termin

So 01:00 - 02:30, Einzel, am 27.12.2015

Studiengänge

• Wirtschaftsingenieurwesen Bachelor (4. Semester)
• Wirtschaftsingenieurwesen Bachelor (6. Semester)
• Elektrotechnik Bachelor (2. Semester)
• Kultur und Technik Bachelor (4. Semester) / Prüfungsordnung 2008
• Maschinenbau Bachelor (2. Semester)
• Wirtschaftsmathematik Bachelor (4. Semester)
• Umweltingenieurwesen Bachelor (6. Semester) / Prüfungsordnung 2006
• Energietechnik und Energiewirtschaft EET (2. Semester) / Prüfungsordnung 2021
• Energietechnik und Energiewirtschaft EOK (2. Semester) / Prüfungsordnung 2021
• Energietechnik und Energiewirtschaft TE (2. Semester) / Prüfungsordnung 2021
• Elektrotechnik - EET - Bachelor (2. Semester) / Prüfungsordnung 2022
• Elektrotechnik - MIT - Bachelor (2. Semester) / Prüfungsordnung 2022
• Elektrotechnik Bachelor (2. Semester) / Prüfungsordnung 2022
• Wirtschaftsmathematik (4. Semester) / Prüfungsordnung 2023

Lehrinhalt

Darstellung digitaler Information: Zahlensysteme, Codierung; Kombinatorische Logik: Boolesche Algebra, logische Verknüpfungen, Grundgatter, Normalformen, Wahrheitstabelle, BDDs, Minimierung 2-stufiger Logik, kombinatorische Basis-Baugruppen, Sequentielle Logik: Speicher und Flip-Flops, Automaten, Zustandsdiagramme, Zähler, Register, Puffer und Stapelspeicher; Aufbau einfacher Rechner: Mikro-Befehle, Ablaufsteuerung, Befehlssätze, Mikroprogrammierung; Rechner-Organisation: RISC und CISC, Aufbau und Funktion eines PCs

Literatur

Scripte und Präsentationen sind elektronisch verfügbar. Literaturliste wird zu Beginn der Veranstaltung bekannt gegeben. Aufgaben sind elektronisch verfügbar.

Termin

So 01:00 - 02:30, Einzel, am 27.12.2015, mündliche Prüfung am 15.09.2015

Studiengänge

• Elektrotechnik Diplom (5. - 10. Semester)
• Informatik Diplom (5. - 10. Semester)
• Informations- und Medientechnik Master (1. - 4. Semester)
• Informatik Master (1. - 4. Semester)
• Physik Diplom (5. - 10. Semester)

Lehrinhalt

Die Lehrinhalte entnehmen Sie bitte der Modulbeschreibung.