Die Einschreibung erfolgt über Moodle. Die Einschreibung dient ausschließlich der Aufteilung in Praktikumsgruppen und der Erfassung der Kontaktdaten. Wir behalten uns das Recht vor, die Übungsgruppen bei zu geringer Größe (<6) zusammenzulegen.

Das Praktikum führt in der Technik des rechnergestützten Entwurfs digitaler Schaltungen ein. Als wesentliche Werkzeuge werden VHDL-Beschreibung, Logik- und Timing-Simulation und Logik-Synthese verwendet. Die digitalen Schaltungen werden mittels der Entwicklungsplatine DE2-70 (FPGA) erprobt.

Weitere Informationen: Modulkatalog

Es wird empfohlen, das Praktikum als Gruppenarbeit abzuleisten. Maximal zwei Personen können eine Gruppe bilden. Die Gruppen können im Verlauf des Praktikums nicht geändert werden. Das Praktikum wird in sieben Laboren durchgeführt, wobei das erste Labor (0) nicht gewertet wird. Es dient zur Klärung der Modalitäten und zur Einführung in das Praktikum und die Hardware- Beschreibungssprache VHDL. Für jedes weitere Labor (1-6) gelten folgende Regeln:

• Für jedes bestandene Labor gibt es einen Punkt.
• Jedes Labor besteht aus einer Abnahme zu Laborbeginn und einer Endabnahme. Die Abnahme zu Laborbeginn dient zur Sicherstellung der Bearbeitungsreihenfolge der Aufgaben. Die Endabnahme dient zur Überprüfung der praktischen Umsetzung.
• Die Veranstaltung gilt als bestanden, wenn aus den 6 Laboren (1-6) mindestens 5 Punkte erreicht werden. Weniger als 5 Punkte bedeuten, dass das gesamte Praktikum in einem anderen Semester wiederholt werden muss.
• Ein Labor gilt als bestanden, wenn die Aufgaben vollständig und innerhalb des Labortermins gelöst werden. Dazu zählen:
          eine erfolgreiche Abnahme zu Laborbeginn und
          eine erfolgreiche Endabnahme.
• Es wird eine Nacharbeitungszeit von 1 Woche gewährt bei erfolgreicher Abnahme zu Laborbeginn.
• Das Labor gilt als nicht bestanden, bei:
          erfolgloser Abnahme zu Laborbeginn oder
          erfolgloser Endabnahme nach einer Nachbearbeitung.
• In den Laboren (1-6) ist klar festgelegt, welche Aufgaben zur Abnahme bei Laborbeginn und zur Endabnahme erfüllt sein müssen.
• Erst nach erfolgreicher Abnahme zu Laborbeginn wird das FPGA Board ausgehändigt.

hier