Lehrveranstaltungen

Willkommen zum Wintersemester 2021/2022!

Die in diesem Semester angebotenen Lehrveranstaltungen sind:

Alle weitere Informationen finden Sie auf dem jeweiligen Moodle-Kurs (bitte auf die Modulnamen klicken). 

Wintersemester 2021/2022

Stundenplan Wintersemester
ZeitMontagDienstagMittwochDonnerstagFreitag
1. Block 07:30-9:00     
2. Block 09:15-10:45Elektr./elektron. Gundlagen
VL, Audimax 1,
Reichenbach
Elektr./elektron. Grundlagen
VL (A-Woche), ZHG/HS B
Reichenbach

Elektr./elektron. Grundlagen
UE (B-Woche), ZHG/HS B
Berger
 
 
 
Dependability and Fault-Tolerance
PR, VG1C/1.01
Veleski
 
3. Block 11:30-13:00Computers and Networks
PS, HG/0.18
Reichenbach, Veleski
Prozessor-Architektur
PR, VG1C/1.01
Munoz-Hernandez, Segabinazzi-Ferreira
Dependability and Fault-tolerence
VL, LG1A/304
Vierhaus
  
4. Block 13:45-15:15Prozessor-Architektur
VL, HG/0.20
Reichenbach
Prozessor-Architektur
VL, HG/3.45
Reichenbach
Dependable HW/SW Systems
OS, VG1C/1.24
Reichenbach
(nach Vereinbarung)
  
5. Block 15:30-17:00     

Andere Lehrveranstaltungen

im Sommersemester angeboten

Die Veranstaltung behandelt die Grundlagen der Elektrotechnik und der Elektronik mit besonderer Berücksichtigung der digitalen integrierten Schaltungstechnik: Geschichte und Rechner-Generationen, Zahlensysteme und Codes, Kombinatorische Logik, Sequentielle Logik, Elementare Rechnerstrukturen, Prozessor-Baugruppen, Elementare Rechner-Architekturen und Befehlssatz, Pipelining und Parallelverarbeitung.

Die Veranstaltung behandelt Methoden für das Finden optimal aneinander angepasster Hardware- und Software-Komponenten, die gemeinsam eine spezifizierte Aufgabe erfüllen, wobei die Optimalität hinsichtlich vorgegebener Kosten wie zum Beispiel Geld, Zeit, Stromverbrauch, Platz, etc. zu erzielen ist. In der Vorlesung werden deshalb die folgenden Themen behandelt: Einführung in SystemC und Hardwarebeschreibungssprachen, Entwurfsebenen, Grundlagen zu Hardware Architekturen, Retargierbare Compiler- und Softwaresynthese, Hardwaresynthese, Modellierungsmethoden.

Die Veranstaltung behandelt Methoden für die Automatisierung des Entwurfsprozesses von digitalen Schaltungen. Der Inhalt besteht aus: Abstraktionsebenen, Entwurfsmethodik, Entwurfssprache VHDL, Logik-Ebene, Layout-Ebene, Elektrische Ebene, Chip-Synthese.

Unsere Webseite verwendet Cookies. Diese haben zwei Funktionen: Zum einen sind sie erforderlich für die grundlegende Funktionalität unserer Website. Zum anderen können wir mit Hilfe der Cookies unsere Inhalte für Sie immer weiter verbessern. Hierzu werden pseudonymisierte Daten von Website-Besuchern gesammelt und ausgewertet. Das Einverständnis in die Verwendung der technisch nicht notwendigen Cookies können Sie jeder Zeit wiederrufen. Weitere Informationen erhalten Sie auf unseren Seiten zum Datenschutz.

Erforderlich

Diese Cookies werden für eine reibungslose Funktion unserer Website benötigt.

Statistik

Für den Zweck der Statistik betreiben wir die Plattform Matomo, auf der mittels pseudonymisierter Daten von Websitenutzern der Nutzerfluss analysiert und beurteilt werden kann. Dies gibt uns die Möglichkeit Websiteinhalte zu optimieren.

Name Zweck Ablauf Typ Anbieter
_pk_id Wird verwendet, um ein paar Details über den Benutzer wie die eindeutige Besucher-ID zu speichern. 13 Monate HTML Matomo
_pk_ref Wird benutzt, um die Informationen der Herkunftswebsite des Benutzers zu speichern. 6 Monate HTML Matomo
_pk_ses Kurzzeitiges Cookie, um vorübergehende Daten des Besuchs zu speichern. 30 Minuten HTML Matomo